Approved for use through 10/31/2002. OMB 0651-0031
U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE
Under the Barrengo Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

10/605,015

09/01/2003

Chih-Chin Chang

TRANSMITTAL FORM

(to be used for all correspondence after initial filing)

Group Art Unit

Filing Date

Applicati n Number

First Named Inventor

			Examiner Name				
Total Number of	of Pages in This Submi	ssion 3	Attorney Docket Numbe	ADTP0094USA			
	ENCLOSURES (check all that apply)						
	d declaration(s) Request ment Request ure Statement riority ng Parts/	Drawing Licensin Petition Provisio Power of Change Address Termina Request	nent Papers Application) (s) g-related Papers to Convert to a nal Application of Attorney, Revocation of Correspondence	After Allowance Communication to Group Appeal Communication to Board of Appeals and Interferences Appeal Communication to Group (Appeal Notice, Brief, Reply Brief) Proprietary Information Status Letter Other Enclosure(s) (please identify below):			
	SIGNATU	RE OF APPLI	CANT, ATTORNEY, OR	AGENT			
Firm or Individual name	Winston Hsu,						
Signature	W	lint	Son May				
Date	2	122/	203				
CERTIFICATE OF MAILING							
	I hereby certify that this correspondence is being deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, Washington, DC 20231 on this date:						
Typed or printed name							
Signature			Date				
Burden Hour Statement: This form	m is estimated to take 0.2	hours to complete	. Time will vary depending upor	the needs of the individual case. Any comments			

on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.

PTO/SB/17 (01-03)

Approved for use through 04/30/2003. OMB 0651-0032 U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

FEE TRANSMITTAL for FY 2003

Effective 01/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT

(\$) 0.00

the state of the s				
Complete if Known				
Application Number	10/605,015			
Filing Date	09/01/2003			
First Named Inventor	Chih-Chin Chang			
Examiner Name				
Art Unit				
Attorney Docket No.	ADTP0094USA			

METHOD OF PAYMENT (check all that apply)	FEE CALCULATION (continued)			
Check Credit card Money Order None 3. ADDITIONAL FEES				
Deposit Account:	rge Entity Small Entity			
Deposit Account 50-0801	ee Fee Fee ode (\$) Code (\$)	Fee Description <u>Fee Paid</u>		
Number	051 130 2051 65 Sur	rcharge - late filing fee or oath		
Deposit Account North America International Patent Office		rcharge - late provisional filing fee or ver sheet		
Name The Commissioner is authorized to: (check all that apply)	053 130 1053 130 Nor	n-English specification		
Charge fee(s) indicated below Credit any overpayments	812 2,520 1812 2,520 For	filing a request for ex parte reexamination		
Charge any additional fee(s) during the pendency of this application		questing publication of SIR prior to aminer action		
Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account.		equesting publication of SIR after		
FEE CALCULATION	251 110 2251 55 Ext	tension for reply within first month		
1. BASIC FILING FEE	252 410 2252 205 Ex	tension for reply within second month		
Large Entity Smail Entity	253 930 2253 465 Ex	tension for reply within third month		
Fee Fee Fee Fee Description Fee Paid Code (\$) Code (\$)	254 1,450 2254 725 Ex	tension for reply within fourth month		
1001 750 2001 375 Utility filing fee	255 1,970 2255 985 Ex	dension for reply within fifth month		
1002 330 2002 165 Design filing fee	401 320 2401 160 No	otice of Appeal		
1003 520 2003 260 Plant filing fee	402 320 2402 160 Fili	ing a brief in support of an appeal		
1004 750 2004 375 Reissue filing fee	403 280 2403 140 Re	equest for oral hearing		
1005 160 2005 80 Provisional filing fee	451 1,510 1451 1,510 Pet	tition to institute a public use proceeding		
SUBTOTAL (1) (\$) 0.00	452 110 2452 55 Pet	tition to revive - unavoidable		
	453 1,300 2453 650 Pe	etition to revive - unintentional		
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE	501 1,300 2501 650 Uti	ility issue fee (or reissue)		
Total Claims below Fee Paid Total Claims		esign issue fee		
Total Claims20** = X		ant issue fee		
Claims — — — — — — — — — — — — — — — — — — —	460 130 1460 130 Pe	etitions to the Commissioner		
	807 50 1807 50 Pr	rocessing fee under 37 CFR 1.17(q)		
<u>Large Entity Small Entity</u> Fee Fee Fee Fee <u>Fee Description</u>		bmission of Information Disclosure Stmt		
Code (\$) Code (\$)	021 40 8021 40 Re-	ecording each patent assignment per operty (times number of properties)		
1202 18 2202 9 Claims in excess of 20 1201 84 2201 42 Independent claims in excess of 3		ling a submission after final rejection 7 CFR 1.129(a))		
1203 280 2203 140 Multiple dependent claim, if not paid		or each additional invention to be samined (37 CFR 1.129(b))		
1204 84 2204 42 ** Reissue independent claims over original patent		Request for Continued Examination (RCE)		
1205 18 2205 9 ** Reissue claims in excess of 20 and over original patent	802 900 1802 900 R	Request for expedited examination a design application		
(a) 0 00	Other fee (specify)			
**or number previously paid, if greater; For Reissues, see above	Reduced by Basic Filing Fee F	Paid SUBTOTAL (3) (\$) 0.00		
The state of the s				

or mamber previously paid, it greater, i or iterssues, see above				<u></u> .		(Φ) (Φ)	
SUBMITTED BY						(Complete	e (if applicable)
Name (Print/Type)	Winston Hsu	1		egistration No. ttomey/Agent)	41,526	Telephon	e 886289237350
Signature	6	Me	don	los	e	Date	9/22/20

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, Washington, DC 20231.

SEP 2 4 2003 B

PTO/SB/02B (11-00)

Approved for use through 10/31/2002. OMB 0651-0032


U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Department of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign applications:							
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO			
092116888	Taiwan R.O.C	06/20/2003					

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



PS PS PS

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日:西元 2003 年 06 月 20 日

Application Date

申 請 案 號: 092116888

Application No.

申 請 人: 友達光電股份有限公司

Applicant(s)

局 Director General



發文日期: 西元 2003 年 7 月 29 日


Issue Date

發文字號: 09220765850

Serial No.

申請日期:	IPC分類
申請案號:	

	中文	電容器結構
一 、 發明名稱	英文	A CAPACITOR STRUCTURE
	姓 名(中文)	1. 張志清 2. 葉光兆
<u>-</u>	姓名(英文)	1. Chang, Chih-Chin 2. Yeh, Kuang-Chao
發明人 (共2人)	國籍(中英文)	1. 中華民國 TW 2. 中華民國 TW
· 大 4 人)	住居所(中文)	1 + C + C + DD + DD + DD + DD + DD + DD
	住居所(英文)	1. No. 28, Alley 88, Lane 1200, Min-Hu Rd., Hsin-Chu City, Taiwan, R.O.C. 2. No. 183, Huan-Nan Rd., Ping-Cheng City, Tao-Yuan Hsien, Taiwan, R.O.
	名稱或 姓 名 (中文)	1. 友達光電股份有限公司
	名稱或 姓 名 (英文)	1. AU Optronics Corp.
=	國籍(中英文)	1. 中華民國 TW
申請人 共1人)	住居所 (營業所) (中 文)	1. 新竹市新竹科學工業園區力行二路一號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1. No. 1, Li-Hsin Road 2, Science-Based Industrial Park, Hsin- Chu City, Taiwan, R. O. C.
	代表人 (中文)	1. 李焜耀
=	代表人(英文)	1. Lee, Kuen-Yao



四、中文發明摘要 (發明名稱:電容器結構)

- :、(一)、本案代表圖為:第 三 圖
 - (二)、本案代表圖之元件代表符號簡單說明
 - 100 薄膜電晶體液晶顯示面板
 - 102 基 板


103 像素陣列區域

104 周邊電路區域

105 薄膜電晶體區域

六、英文發明摘要 (發明名稱: A CAPACITOR STRUCTURE)

A capacitor structure includes a first conductive layer and a first insulating layer disposed on a substrate sequentially, a second conductive layer disposed on portions of the first insulating layer, a second insulating layer disposed on the second conductive layer and the first insulating layer, a third conductive layer disposed on portions of the second insulating





四、中文發明摘要 (發明名稱:電容器結構)

106	電容區域	107	開口區域
108	薄膜電晶體	112	儲存電容
114	閘 極	116	第一導電層
118	第一絕緣層	122	第二導電層
124	第二絕緣層	126	第三導電層
128	第三絕緣層	1 3 2	第四導電層
134	第一接觸洞	136	第二接觸洞
138	第五導電層	142	有機層
144	· 没 極		

六、英文發明摘要 (發明名稱: A CAPACITOR STRUCTURE)


layer, a third insulating layer disposed on the third conductive layer and the second insulating layer, and a fourth conductive layer disposed on the third insulating layer. The third conductive layer and the fourth conductive layer are respectively electrically connected to the first conductive layer and the second conductive layer through at least one first contact hole adjacent



四、中文發明摘要 (發明名稱:電容器結構)

六、英文發明摘要 (發明名稱:A CAPACITOR STRUCTURE)

to the second conductive layer and at least one record contact hole.



	、本案已向	
國	家(地區)申	請專利

申請日期

案號

主張專利法第二十四條第一項優先權

無

	、□主張專利法第	一十工权力一位	_ 巧 /百 斗 1址			•
		一一五保之一弟	一块俊允稚:			
	申請案號:		<u>t.</u>			
	日期:	**	無			
=	、主張本案係符合	專利法第二十條	第一項□第一款	但書或□第二	款但書規定	之期間
· . · . . · .	日期:	*	-			*
四、	□有關微生物已	寄存於國外:				
٠	寄存國家:					
	寄存機構:		無			•
	寄存日期:					
	寄存號碼:					
-	□有關微生物已-	寄存於國內(本局	所指定之寄存機	.構):		
	寄存機構:					:
	寄存日期:		無			
8	寄存號碼:					

□熟習該項技術者易於獲得,不須寄存。

五、發明說明 (1)


發明所屬之技術領域


本發明係關於一種電容器 (capacitor)結構,尤指一種應用於薄膜電晶體液晶顯示面板 (thin film transistor liquid crystal display, TFT-LCD)時可以藉由增加電容值 (capacitance)以增加開口率 (aperture ratio)並進而提高顯示面板對比 (contrast)的電容器結構。

先前技術

在現今之平面顯示器產品中,液晶顯示面板 (liquid crystal display, LCD)可謂其中最為熱門的一項技術,舉凡日常生活中常見的手機、數位相機、攝影機、電配以至於監視器均是利用此項技術所製造的為問題不器視覺感受要求的提高的方面,如此不斷的擴展,更高畫質、的解析度、高解析度與關示者,也造就了新的顯示技術發展的原動力。而平面顯示的低溫複晶矽薄膜電晶體液晶顯示面板 (low

emperature polysilicon thin film transistor liquid crystal display, LTPS-TFTLCD), 其係為薄膜電晶體液晶顯示面板之一種,除了具有符合主動式驅動 (actively drive)潮流的特性外,它的技術也正是一個







五、發明說明 (2)

可以達到上述目標的重要技術突破。尤其是具有將金屬氧化物半導體以及低溫複晶矽薄膜電晶體整合於同一製程技術的優點,使系統面板(system on panel, SOP)的目標得以被實現,因此成為各家廠商所積極研究發展的對象。

所謂的薄膜電晶體液晶顯示面板,即是利用薄膜電 晶體 (TFT)來作為主動陣列 (active matrix)之驅動開 以控制對畫素電極(未顯示)充電,藉由將畫素中填 充於液晶單元(未顯示)內之液晶分子(未顯示)旋轉至預 期的角度,來控制光的穿透度。請參考圖一,圖一為一 TFT-LCD中一畫素 20之等效電路示意圖。如圖一所示, 畫素 20包含有一液晶單元 LC連接至一共通電極 CE(common counter electrode)與一薄膜電晶體 (TFT)22。其中,薄 膜電晶體 22之一閘極 (gate electrode)24係連接一掃描 線 (scan line)GO, 一汲極 (drain electrode)26係連接 一訊號線 (signal line)Do, 一源極 (source electrode) 28則與液晶單元 LC之畫素電極 (pixel electrode, 未顯)相連接。此外,畫素 20還包含有一儲存電容 (storage capacitor)SC電性連接液晶單元 LC與一掃描線 G1° 由於電 - 器具有視電壓改變的大小而充電或放電,進而增加或 減少電荷的特性,因此儲存電容 SC除了可以減少漏電流 對液晶單元 LC電壓的影響之外,亦同時協助液晶單元 LC 儲存電荷,以增加畫素開啟作用的時間。






五、發明說明 (3)

請參考圖二,圖二為習知技術之一薄膜電晶體液晶顯示面板 30的結構示意圖。如圖二所示,習知技術之薄膜電晶體液晶顯示面板 30係包含有一基板 32,基板 32係為一由透光的材質所構成之絕緣基板,且通常係為一玻璃基板、一石英基板或是一塑膠基板。而基板 32之表面另包含有一像素陣列區域 (pixel array area) 33以及一週邊電路區域 34。此外,像素陣列區域 33之中另包含有一薄膜電晶體區域 35用以設置一薄膜電晶體 38、一電容區域 36用以設置一儲存電容 42以及一開口區域 (aperture region) 37。而薄膜電晶體 38之 閘極 44係由低溫複晶矽材質所構成,因此薄膜電晶體 38係為一低溫複晶矽薄膜電晶體。


儲存電容 42係包含有一第一絕緣層 46設置於基板 32之上,一第一金屬層 48設置於第一絕緣層 46之上,一第二絕緣層 52設置於第一金屬層 48之上,一第二金屬層 54設置於第二絕緣層 52之上,一第三絕緣層 56設置於第二金屬層 54之上,一有機層 (organic coating layer) 58設置於第三絕緣層 56之上,有機層 58與第三絕緣層 56之中、含有一接觸洞 (contact hole) 62,且接觸洞 62暴露出部份之第二金屬層 54,一透明導電層 (transparent conductive layer) 64設置於有機層 58之表面,並延伸至接觸洞 62之內與第二金屬層 54相接觸。






五、發明說明 (4)

第一絕緣層 46以及第二絕緣層 52條為一氧化矽層,第一金屬層 48以及第二金屬層 54可能為一鷂層或是一銘層,第三絕緣層 56條為一氮化矽層,有機層 58條為一利用旋塗 (spin coating)方式所形成的有機材料層,而透明導電層 64條為一氧化銦錫層 (indium tin oxide layer, ITO layer)或是一氧化銦鋅層 (indium zinc oxide layer, IZO layer)。同時,第一金屬層 48條用來作為儲存電容 42之下極板 (bottom electrode plate),第二金屬層 54條用來作為儲存電容 42之上極板 (top electrode plate),第二絕緣層 52條用來作為儲存電容 42之上極板(top acitor dielectric layer)。






五、發明說明 (5)


争力。

因此,如何能發展出一種新的電容器結構,其應用於薄膜電晶體液晶顯示面板作為儲存電容時不僅能以較小的面積儲存一定電量的電荷,以提昇面板之對比,於製作時又不需變更現有的製程,使產品更具有競爭力,便成為十分重要的課題。

發明內容

本發明之目的在於提供一種電容器結構,尤指一種應用於薄膜電晶體液晶顯示面板時可以藉由增加電容值以增加開口率並進而提高顯示面板對比之電容器結構。






五、發明說明 (6)

層。

實施方式

請參考圖三,圖三為本發明之一薄膜電晶體液晶顯示面板 100的結構示意圖。如圖三所示,本發明之薄膜電 . 體液晶顯示面板 100包含有一基板 102,基板 102條為一曲透光的材質所構成之絕緣基板,且通常係為一玻璃基板、一石英基板或是一塑膠基板。基板 102之表面包含有一像素陣列區域 103以及一週邊電路區域 104, 而像素陣







五、發明說明 (7)

列區域 103之中另包含有一薄膜電晶體區域 105用以設置一薄膜電晶體 108,一電容區域 106用以設置一儲存電容 112,以及一開口區域 107。由於薄膜電晶體 108之 開極 114係由低溫複晶矽材質所構成,因此薄膜電晶體 107係為一低溫複晶矽薄膜電晶體。

儲存電容 112包含有一第一導電層 116設置於基板 102之上,一第一絕緣層 118設置於第一導電層 116之上,一第二導電層 122設置於部份之第一絕緣層 118之上,一第二絕緣層 124設置於第二導電層 122以及第一絕緣層 118之上,一第三導電層 126設置於部份之第二絕緣層 124之上,一第三絕緣層 128設置於第三導電層 126以及第二絕緣層 124之上,以及一第四導電層 132歲 置於第三絕緣層 128之上。其中,第三導電層 126係經由至少一第一接觸洞 134歲電性連接至第一導電層 132係經由至少一第二接觸洞 134億四第二接觸洞 136被電性連接至第二導電層 122。

第一導電層 116、第一絕緣層 118以及第二導電層 122 係構成一第一電容,第二導電層 122、第二絕緣層 124以 、第三導電層 126係構成一第二電容,第三導電層 126、 第三絕緣層 128以及第四導電層 132係構成一第三電容。 第一導電層 126係為一多晶矽層 (polysilicon layer), 第一絕緣層係包含有一氧化矽層 (silicon oxide layer,







五、發明說明 (8)

SiO_x layer, 其中 0<x<2.0), 一氮化矽層 (silicon nitride layer, SiN_y layer, 其中 0<y<1.33)或是一氮氧化矽層 (silicon oxynitride layer, SiO_xN_y layer, 其中 0<x<2.0, 0<y<1.33)。第二導電層 122以及第三導電層 126係分別為一金屬層、一合金層或是一金屬多層膜層 (metal multi-layer)。且金屬層係包含有一鎢層、一鉻層 (Cr layer)、一鈦層、一鋁層、一銀層 (Nb layer)或是一銀層 (Mo layer);合金層係包含有一釹化鋁層 (AlNd layer);金屬多層膜層係包含有一鈦鋁鈦層 (Ti/Al/Tilayer)、一銀鋁銀層 (Mo/Al/Mo layer)或是一鉻鋁層 (Cr/Al layer)。

第二絕緣層 124以及第三絕緣層 128係分別包含有一氧化矽層、一氮化矽層或是一氮氧化矽層。第四導電層 132係包含有一氧化銦錫層或是一氧化銦鋅層。第一接觸洞 134係設置於第一絕緣層 118以及第二絕緣層 124之中,且第一接觸洞 136係設置於第二絕緣層 124之中,且第二接觸洞 136係設置於第二絕緣層 124之中,且第二接觸洞 136 暴露出部分之第二導電層 122。

第三導電層 126係延伸至第一接觸洞 134之內,並與第一導電層 116相接觸,以電性連接第一導電層 116以及第三導電層 126。另外,基板 102之上另包含有一第五導電層 138設置於第二接觸洞 136之內,以將第四導電層 132







五、發明說明 (9)

電性連接至第二導電層 122。第三導電層 126與第五導電層 138係經由圖案化同一金屬層所形成,且第三導電層 126與第五導電層 138並不相連,因此,第一電容、第二電容與第三電容並沒有所謂短路的問題。

值得一提的是,第四導電層 132係延伸至整個開口區域 107、整個薄膜電晶體區域 105以及整個週邊電路區域 104,並且藉由一設置於基板 102上之有機層 142與基板 102上之其他結構,如薄膜電晶體、金屬層或是導電層電腦絕 (electrically isolated),且延伸至薄膜電晶體區域 105之第四導電層 132係用來作為液晶單元 (未顯示)之畫素電極 (pixel electrode,未顯示)。同時,有機層 142係為一利用旋塗 (spin coating)方式所形成的有機材料層。另外,第五導電層 138係延伸至薄膜電晶體區域 105之內,以將第四導電層 138係延伸至薄膜電晶體 108之一汲極 144。事實上,第五導電層 138係為一訊號線 (signal line,未顯示),其係與連接至開極 114之一掃描線 (scan line,未顯示)一起用來控制薄膜電晶體 108的開啟與關閉,進而控制對畫素電極 (未顯示)的充電,以將填充於液晶單元 (未顯示)內之液晶分子 (未顯示)族 1至預期的角度。

請參考圖四,圖四為圖三之儲存電容112之等效電路示意圖。如圖四所示,圖三之儲存電容112係為圖三中第







五、發明說明 (10)

一電容、第二電容以及第三電容並聯之等效電容 (equivalent capacitor)。也就是說,第一電容之上極 板 (top electrode plate)、電容介電層 (capacitor dielectric layer)與下極板(bottom electrode plate) 係分別為第二導電層 122、第一絕緣層(未顯示)與第一導 電層 116,第二電容之上極板、電容介電層與下極板係分 別為第二導電層 122、第二絕緣層(未顯示)與第三導電層 126,而第三電容之上極板、電容介電層與下極板係分別 為第四導電層 132、第三絕緣層(未顯示)與第三導電層 126。第二導電層 122與第四導電層 132係為儲存電容 112 |之正電極(亦可為負電極),並由第五導電層 138經第二接 觸洞 136將第二導電層 122與第四導電層 132連結在一起; 而第一導電層 116與第三導電層 126係為儲存電容 112之負 電極(亦可為正電極),並由第三導電層126經第一接觸洞 134將第一導電層 116與第三導電層 126連結在一起。因此 储存電容 112之電容值 (C_{ST})係等於第一電容的電容值 (C_1) 、第二電容的電容值 (C_2) 與第三電容的電容值 (C_3) 之 和。

此外,本發明之電容器並不限於被設置於液晶顯示之陣列基板 (array substrate)上之像素陣列區域之內,其亦可以被設置於液晶顯示器之陣列基板上之週邊電路區域之內,只是在前一種情形之下,其係用來作為儲存電容,而在後一種情形之下,其係為因應電路設計







五、發明說明 (11)

需要之其他電容。同時,本發明之電容器並不限於被應用在薄膜電晶體液晶顯示面板,或是本發明實施例中之低溫複晶矽薄膜電晶體液晶顯示面板,事實上,本發明之電容器亦可以被應用於有機發光二極體(OLED)、場發射顯示器(FED)或是其他利用薄膜電晶體來主動驅動的顯示器。

相較於習知的電容器結構,本發明之電容器結構係利用先前技術中之四層導電層作為四層電極板,以形成三個上下堆疊的電容,來取代原本由兩層極板所構成的






五、發明說明 (12)

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。





圖式簡單說明

圖式之簡單說明

圖一為一 TFT-LCD中一畫素之等效電路示意圖。

圖二為習知技術之一薄膜電晶體液晶顯示面板的結構示意圖。

圖三為本發明之一薄膜電晶體液晶顯示面板的結構示意圖。

圖四為圖三之儲存電容之等效電路示意圖。

圖式之符號說明

20 畫素 22 薄膜電晶體

24 開極 26 汲極

28 源極

30、100 薄膜電晶體液晶顯示面板

32、102 基板 33、103 像素陣列區域

34、104 周邊電路區域

35、105 薄膜電晶體區域

36、106 電容區域

37、107 開口區域

38、108 薄膜電晶體


42、112 储存電容

44、114 閘極 46、118 第一絕緣層

48 第一金屬層



圖式簡單說明 52 \ 124 第二絕緣層 第二金屬層 54 56. 128 第三絕緣層 58. 有機層 142 6 2 接觸洞 64 透明導電層 116 第一導電層 122 第二導電層 126 第三導電層 132 第四導電層 134 第一接觸洞 136 第二接觸洞 第五導電層 1 3 8 汲 極




- 1. 一種電容器結構,該電容器結構包含有:
 - 一基板;
 - 一第一導電層設置於該基板之上;
 - 一第一絕緣層設置於該第一導電層之上;
 - 一第二導電層設置於部份之該第一絕緣層之上;
- 一第二絕緣層設置於該第二導電層以及該第一絕緣層之上;
- 一第三導電層設置於部份該第二絕緣層之上,該第三導電層係經由至少一第一接觸洞被電性連接至該第一 導電層,且該第一接觸洞係與該第二導電層相鄰;
- 一第三絕緣層設置於該第三導電層以及該第二絕緣層之上;以及
- 一第四導電層設置於該第三絕緣層之上,且該第四導電層係經由至少一第二接觸洞以及一第五導電層連接 至該第二導電層。
- 2. 如申請專利範圍第1項之電容器結構,其中該絕緣基板包含有一玻璃基板、一石英基板或是一塑膠基板。
- 3. 如申請專利範圍第1項之電容器結構,其中該第一導之層係為一多晶矽層 (polysilicon layer)。
- 4. 如申請專利範圍第1項之電容器結構,其中該第一絕緣層係包含有一氧化矽層(silicon oxide layer, SiOx





layer, 其中 0 < x < 2.0),一氮化矽層 (silicon nitride layer, SiN, layer, 其中 0 < y < 1.33)或是一氮氧化矽層 (silicon oxynitride layer, SiO_xN, layer, 其中 0 < x < 2.0, 0 < y < 1.33)。

- 5. 如申請專利範圍第1項之電容器結構,其中該第二導電層以及該第三導電層係分別為一金屬層、一合金層或一金屬多層膜層。
- 6. 如申請專利範圍第 5項之電容器結構,其中該金屬層係包含有一鎢層 (W layer)、一鉻層 (Cr layer)、一鈦層 (Ti layer)、一鋁層 (Al layer)、一鋁層 (Nb layer)或是一鉬層 (Mo layer);該合金層係包含有一釹化鋁層 (AlNd layer);該金屬多層膜層係包含有一鈦鋁鈦層 (Ti/Al/Ti layer)、一鉬鋁鉬層 (Mo/Al/Mo layer)或是一鉻鋁層 (Cr/Al layer)。
- 7. 如申請專利範圍第 1項之電容器結構,其中該第五導電層係設置於該第二接觸洞之內,用以電性連接該第四導電層以及該第二導電層。
- 8. 如申請專利範圍第7項之電容器結構,其中該第三導電層以及該第五導電層係互不相連(not connected)。




- 9. 如申請專利範圍第7項之電容器結構,其中該基板係為一液晶顯示器 (liquid crystal display, LCD)之陣列基板 (array substrate),該基板之表面上係包含有一像素陣列區域 (pixel array area),且該第四導電層係經由該第五導電層被電性連接至該像素陣列區域內之一薄膜電晶體。
- 10. 如申請專利範圍第9項之電容器結構,其中該電容器結構係設置於該基板之該像素陣列區域之內,以用來作為一儲存電容(storage capacitor)。
- 11. 如申請專利範圍第1項之電容器結構,其中該基板係為一液晶顯示器之陣列基板,該基板之表面上係包含一週邊電路區域 (periphery circuit area),且該電容器係設置於該基板表面上之該週邊電路區域之內。
- 12. 如申請專利範圍第 1項之電容器結構,其中該第二絕緣層係包含有一氧化矽層 (silicon oxide layer, SiOxlayer, 其中 0<x<2.0),一氮化矽層 (silicon nitride layer, SiN, layer, 其中 0<y<1.33)或是一氮氧化矽層 (silicon oxynitride layer, SiOxN, layer, 其中 0<x<2.0, 0<y<1.33)。
- 13. 如申請專利範圍第1項之電容器結構,其中該第一接







觸洞係設置於該第一絕緣層以及該第二絕緣層之中,且該第一接觸洞暴露出部分之該第一導電層。

- 14. 如申請專利範圍第 1項之電容器結構,其中該第三絕緣層係包含有一氧化矽層 (silicon oxide layer, SiOxlayer, 其中 <math>0<x<2.0),一氮化矽層 (silicon nitride layer, SiNy layer, 其中 0<y<1.33)或是一氮氧化矽層 (silicon oxynitride layer, SiOxNy layer, 其中 0<x<2.0, 0<y<1.33)。
- 15. 如申請專利範圍第 1項之電容器結構,其中該第四導電層係包含有一氧化銦錫層 (indium tin oxide layer, ITO layer)或是一氧化銦鋅層 (indium zinc oxide layer, IZO layer)。
- 16. 如申請專利範圍第 1項之電容器結構,其中該第二接觸洞係設置於該第二絕緣層之中,且該第二接觸洞暴露出部分之該第二導電層。
- 17. 如申請專利範圍第1項之電容器結構,其中該第一導 」層、該第一絕緣層以及該第二導電層係構成一第一電 容,該第二導電層、該第二絕緣層以及該第三導電層係 構成一第二電容,該第三導電層、該第三絕緣層以及該 第四導電層係構成一第三電容。



- 18. 如申請專利範圍第 17項之電容器結構,其中該第二等電層與該第四等電層係為該電容器之正電極,並由該第五等電層經該第二接觸洞將該第二導電層與該第四等電層連結在一起;而該第一導電層經該第一接觸洞該第一導電層與該第三導電層連結在一起。
- 19. 如申請專利範圍第17項之電容器結構,係利用多層等電層作為多層電極板,以形成兩個以上的堆疊電容。
- 20. 如申請專利範圍第17項之電容器結構,其中該電容器之電容值係等於該第一電容以及該第二電容以及該第三電容以及該第三電容並聯之等效電容之電容值。







•

•

•



画



岫

